2018/09/20 09:00 - 2018/09/20 17:30
广东省深圳市南山区深南大道9028号深圳益田假日威斯汀酒店三楼露台宴会厅
不限参加人数
报名截止时间:2018/09/20 09:00
2018/09/20 09:00 - 2018/09/20 17:30
广东省深圳市南山区深南大道9028号深圳益田假日威斯汀酒店三楼露台宴会厅
不限参加人数
报名截止时间:2018/09/20 09:00
时代的列车轰轰地往前奔驰,我们坐在车上目睹着一个又一个新事物。新概念,新观点,新名词……如同万花筒般的眼花缭乱地变幻着。它们深刻地改变了生活,大大加快了文明的脚步。当我们突然停住脚步回望前路,作为行业从业人员的你,是否会有筚路蓝缕的感觉?
仅看近30年的发展,以PC为代表的行业几度繁荣而后归于平静,从最早的百兆级处理器速度倍频直到今天的几个GHz级别,总线位宽从16位扩展到今天的64位,以Intel为首的行业龙头公司将CPU的处理能力整整提升了成百上千倍。在总线宽度和处理器速度达到瓶颈后的近10年里,整个行业将突破的战场放在了高速接口上,外部串行高速接口的速率从Gbps迅速飞升到几十个Gbps,为了实现更高的吞吐量,还采用了复杂的高阶调制和增加链路宽度的办法。
这一切简直是以“迅雷不及掩耳盗铃之势”汹涌而至,作为“攻城狮”的你做好准备了么?
所谓“重剑无锋,大巧不工”,在这些纷繁复杂的技术背后,信号完整性一直是整个高速数字系统设计成败的关键,也是“攻城狮”毕生的修行。而借助仿真工具进行信号完整性的分析和预测,并通过准确有效的测试测量工具进行验证和调试已经是公认的重要设计验证手段。作为高速数字仿真和完备测试工具的供应商,Keysight一直陪伴着广大“攻城狮”朋友,一起为这一系列高速系统的信号完整性保驾护航。
然而如何在高速链路的设计验证中有哪些新利器以及如何选用合适的工具?
如何在设计仿真阶段综合考虑真实链路情况规避各种陷阱?
如何针对传输链路进行准确的评估以寻求最佳的性能和成本比?
如何对系统级产品最终性能做出准确的评估?
如何对时钟抖动进行准确的评估以便为系统留出足够的裕量……
9月20日 • 深圳益田假日威斯汀酒店
Keysight与您相约
共同探讨您所关心的话题
您必将从中找到一份满意的答案!
时间:2018年 9月20日星期四(09:00-17:30)
地点:深圳益田假日威斯汀酒店三楼露台宴会厅
地址:深圳市南山区深南大道9028号
*注册成功并参会的小伙伴们将可参与抽奖获得新秀丽背包、小米运动蓝牙耳机、数据线等系列礼品
活动日程
9月20日 | 主题 |
08:30~09:00 | Check-in & Booth (签到及展位交流) |
AM Session | |
09:00~09:40 | A1:信号完整性从仿真设计到测试验证综述 |
09:40~10:10 | A2:新时代下高速信号完整性发送端测试新利器 |
10:10~10:30 | AM Break & Booth (休息和展位交流) |
10:30~11:20 | A3:高速串行链路仿真与设计 |
11:20~11:50 | A4:利用是德科技服务解决方案优化数字测试 |
11:50~13:30 | Lunch & Booth (午餐和展位交流) |
PM Session | |
13:30~14:30 | P1:高速链路标准趋势及PCB性能评估 |
14:30~15:30 | P2:100G/200G/400G高速差分信号从仿真设计到测试验证 |
15:30~15:45 | PM Break & Booth (休息和展位交流) |
15:45~16:45 | P3:高速服务器内部存储接口标准与测试 |
16:45~17:15 | P4:精确时钟抖动分析——从示波器到相噪分析仪 |
17:15~17:45 | Lucky Draw & Communication (抽奖与交流) |
专题概要
— 专题 A1 —
【信号完整性从仿真设计到测试验证综述】
在今天的大数据和云计算的时代背景下随着核心网络接入和传输带宽以及算力的爆炸式需求增长,面对几十个Gbps级别的信号处理和传输,产业界正面临着新的信号完整性难题。
如何在设计仿真阶段规避各种陷阱,如何针对传输链路进行准确的评估以寻求最佳的性能和成本比,以及系统级的最终性能的准确的评估,这些都已经深入人心。然而今天产业界还需要面对激烈的成本和上市时间的竞争,全面的贯通流程的设计仿真到验证的方案正在成为必需。
Keysight作为业界仅有的提供从设计仿真软件到跨域时域和频域的硬件仪器设备的公司,不仅在技术上提供了最全面的解决方案,而且最终对优化设计降低成本缩短上市时间也可以发挥巨大的作用。
— 专题 A2 —
【新时代下高速信号完整性发送端测试新利器】
发送端测试作为数字时域信号测试的最重要的部分,随着系统功耗持续降低和信号传输速率持续推高的要求,不仅信号边沿加快且幅度在持续降低,传统8bit ADC实时示波器已经渐渐不能满足应用需求。因此10bit ADC实时示波器正在从中低带宽产品向中高带宽示波器普及,最终对时域信号测试和数字产品设计带来一场新的变革。
是德科技在7月发布了80-110GHz带宽10bit ADC的实时示波器,考虑到产业界对更高ADC位数和更低本底噪声的测试需求,Keysight将10bit ADC技术向下延展到中高带宽。
本专题将介绍Keysight最新的中高带宽10bit ADC实时示波器以及这一产品对今天的数字信号测试的价值和意义。
— 专题 A3 —
【高速串行链路仿真与设计】
随着大数据和云计算的发展,数据的传递变得越来越关键。在数据传递的过程中,不仅要求速率传输要快,还要求更低的误码率。为了使系统达到有效率和稳定的传递信号就必须注意系统设计的每一个环节,包括物料的选择、链路的设计、系统的验证等等。
本专题内容包含了通道设计主要考虑的因素、材料参数的提取、连接器模型参数的提取、无源链路的仿真、有源链路的仿真、系统的测试。
— 专题 A4 —
【利用是德科技服务解决方案优化数字测试】
电子系统与电路全面进入高速高频设计领域的今天,对信号完整性测试所需的示波器、矢量网络分析仪等电子仪器的性能要求也越来越高。这意味着不断上升的成本,包括新仪器的采购成本与这些高性能仪器的维护成本。
通过此演讲,您可以了解是德科技服务与解决方案是如何帮助解决从采购,到集成,到使用优化,到升级换代的全生命周期服务需求的,以及如何降低总体拥有成本,用更少的钱做更多的测试。
— 专题 P1 —
【高速链路标准趋势及PCB性能评估】
随着高速速率的提高,物理层测试在以往的频域,时域测试基础上增加了对实际工作场景的重现测试。也需要考虑均衡,加重等发射接收的技术。
本专题会讨论上述变化中,物理层——PCB板性能评估的各种解决方案以及PCB材料介电常数的各种测试方法。
— 专题 P2 —
【100G/200G/400G高速差分信号从仿真设计到测试验证】
移动互联网和云计算方兴未艾,随时随地在线为人们带来了极大的便利,由此带来的对于高速互联和带宽的需求则是永无止境。从接入网到城域网再到骨干网,从电信网络到数据网络数据中心,数据容量需求不断被刷新:100G、200G、400G…其数字格式也从 NRZ 发展到 PAM4。
面对这些扑面而来的高速总线如何进行仿真设计、发送端信号质量到接收端误码容限该如何有效测试将在这里进行讨论。
— 专题 P3 —
【高速服务器内部存储接口标准与测试】
随着人工智能,大数据,云计算时代的到来,服务器的计算和存储功能也面临着重大的设计和测试挑战,面对越来越快的接口速率,稳定可靠的存储链路设计,精准可重复的接口测试变得越发重要,Keysight 将携手与您一起探究高速服务器存储接口的标准与测试,一起共享SAS,SATA以及PCIE技术标准与测试挑战。
— 专题 P4 —
【高速服务器内部存储接口标准与测试】
随着数据速率的提高,时钟抖动分析的需求也在与日俱增。在高速串行数据链路中,时钟抖动会影响发射机、传输线和接收机的数据抖动。为了保证时钟质量,其测量方法也在不断发展。
本专题会讨论使用相位噪声分析仪 E5052B上精确时钟抖动分析应用软件的测量技术。该测量技术提供了前所未有的测量精度,可测量随机抖动(RJ) 并对随机抖动和周期抖动(PJ) 分量进行实时抖动频谱分析,以提升时钟的设计质量。
— 最新测试方案展示 —
本次研讨会,Keysight将同步展出相关测试仪表,包括高速数字示波器、高频矢量网络分析仪、PLTS(物理层测试系统)、多端口矢网、ADS(先进设计系统)等方案,欢迎围观。相关工程师也会在场与“攻城狮”朋友面对面交流。
关于是德科技
是德科技是一家领先的技术公司,致力于帮助工程、企业和服务提供商客户优化网络,进而将其电子产品以更低的成本、更快地推向市场。从设计仿真到原型验证、再到生产测试以及网络和云环境的优化,是德科技提供了全方位电子信号测试与分析解决方案。我们的客户遍及全球通信、航空航天与国防、汽车、能源、半导体和通用电子终端市场。2017 年 4 月,是德科技完成对 Ixia 的收购。Ixia 公司在网络测试、可见性和安全解决方案领域具有十分雄厚的实力。更多信息,请访问 www.keysight.com